AFDX_top 端系统 FPGA 工程文档与答辩指南 · ARINC 664 Part 7

AFDX_top 工程文档

EQ6HL130 · 125 MHz · 34 RTL

0%

核心机制0 / 32

评委问答0 / 30

7天任务0 / 19

AFDX_top 全景架构与数据流

0% 已掌握

清空全部掌握记录？

将重置核心机制、问答与 7 天任务的勾选状态。